20nm世代LSI向け高性能CMOS素子技術を開発

株式会社東芝

　株式会社東芝は、20nm世代のLSIで重要課題とされる、チャネル領域の急峻な不純物分布を実現する新技術を開発し、半導体の国際学会IEDM※注で発表する。
　同技術では、チャネル表面にシリコン、炭素添加シリコン、ボロン添加シリコンの3層の膜を形成し、それぞれ低抵抗な通電経路、不純物拡散を防ぐ防御層、炭素による特性劣化を防ぐ緩和層として機能させ、従来のチャネル構造に対して15～18％の性能向上を実現した。この構造は、LSIのCMOS素子を構成するnMOS、pMOSに共通に適用でき、成膜工程のみで簡単に形成できる。
　従来の研究開発は、チャネル中の不純物の拡散しやすいnMOS向けの成果がほとんどで、SOI基板や立体ゲート構造など新方式の導入も検討されていた。これに対し、今回の技術は、不純物材料や素子構造、プロセスの最適化により、新方式によらず従来のバルクCMOS技術を適用して高性能な20nm世代LSIを実現できることを示した点で有望な技術といえる。
※注 2009 International Electron Devices Meeting。本年12月7日から９日まで、米メリーランド州で開催。本成果については、12月9日に講演を行う。
http://www.toshiba.co.jp/about/press/2009_12/pr_j0901.htm